planarna tehnika, postopek za izdelavo polprevodniških komponent (npr. tranzistorjev in integriranih vezij) na ravni ploščici (substrat) iz polprevodniškega materiala. Zaradi ekonomičnosti in natančnosti je zelo pogost, saj omogoča izdelavo večjega števila enakih komponent hkrati (tudi po 1200 tranzistorjev). Na substrat (iz npr. silicija) najprej nanesejo sloj izolatorja (SiO2). Tega premažejo z lakom, občutljivim za svetlobo, nato pa ga osvetlijo skozi masko. Ta določi mesta, s katerih je treba lak po razvijanju odstraniti in na katerih lahko s substrata z jedkanjem odstranijo določen sloj, ga z naparevanjem nanesejo ali pa z difundiranjem spremenijo njegove lastnosti (dopiranje). Z večkratnim izmenjavanjem postopkov in razl. maskami dosežejo, da se lastnosti ploščice z globino spreminjajo. Pri tem lahko dobijo več plasti pn-stikov ter prevodne povezave med njimi, ki delujejo kot razl. polprevodniški elementi (npr. diode, tranzistorji), večje število teh elementov pa združijo v integrirano vezje.
Dostopnost